VOLTAGE CHANNEL ADC
Figure 49 shows the ADC and signal processing chain for the input VA in the voltage channel. The VB and VC channels have similar processing chains.
For active and reactive energy measurements, the output of the ADC passes to the multipliers directly and is not filtered. This solution avoids the much larger multibit multiplier and does not affect the accuracy of the measurement. An HPF is not implemented on the voltage channel to remove the dc offset because the HPF on the current channel alone should be sufficient to eliminate error due to ADC offsets in the power calculation. However, ADC offset in the voltage channels produces large errors in the voltage rms calculation and affects the accuracy of the apparent energy calculation.
그림49는 ADC와 전압 채널의 입력 VA 에 대한 신호 처리 계열을 보여준다. VB와 VC 채널은 유사한 처리 계열을 가진다. 유효와 무효 에너지 측정에 대해, ADC 의 출력은 필터링되지 않고 직접 승산기로 패스된다. 이 솔루션은 매우 큰 다중비트 승산을 막으며 측정의 정확도에 불리하게 작용하지 않는다. HPF는 전력 계산에서 ADC 옵셋에 상응하는 오차를 업애기에 충분한 단일 전류 채널 상의 HPF 때문에 전압 채널이 dc 옵셋을 제거하는 것을 수행하지 않는다. 그러나, 전압 채널의 ADC 옵셋은 전압 rms 계산에서의 큰 오차값을 만들고, 피상 에너지 계산의 정밀도에 영향을 미친다.
Voltage Channel Sampling
The waveform samples on the voltage channels can also be routed to the WFORM register. However, before passing to the WFORM register, the ADC outputs pass through a single-pole, low-pass filter (LPF1) with a cutoff frequency at 260 Hz. Figure 50 shows the magnitude and phase response of LPF1. This filter attenuates the signal slightly. For example, if the line frequency is 60 Hz, the signal at the output of LPF1 is attenuated by 3.575%. The waveform samples are 16-bit, twos complement data ranging between 0x2748 (+10,056d) and 0xD8B8 (−10,056d). The data is sign extended to 24-bit in the WFORM register.
전압 채널의 파형 샘플은 WFORM 레지스터로 추적한다. 그러나, WFORM 레지스터를 통과하기 전에, ADC 출력은 260Hz 에서 컷오프 주파수를 가지는 LPF, 단일 극성을 통과한다. 그림50은 LPF1 의 크기와 상 응답을 보여준다. 이 필터는 신호를 미약하게 약화시킨다. 예로, 만일 선형 주파수가 60Hz 라면, LPF1 출력에서 신호는 3.575% 감쇠한다. 파형 샘플은 0x2748과 0xD8B8 범위의 2의 보수 데이타 16비트값이다. 이 데이타는 WFORM 레지스터에서 24비트로 확장되어진다.
Note that LPF1 does not affect the active and reactive energy calculation because it is only used in the waveform sampling signal path. However, waveform samples are used for the voltage rms calculation and the subsequent apparent energy accumulation.
노트 : LPF1은 단지 파형 샘플링 신호선에 사용되기 때문에 유효에너지와 무효에너지 계산에 영향을 주지 않는다. 그러나, 파형 샘플은 전압 rms 계산에 사용되고, 피상에너지 적산 부분 수열에 사용된다.
The WAVSEL[2:0] bits in the WAVMODE register should be set to 001 (binary) to start the voltage waveform sampling. The PHSEL[1:0] bits control the phase from which the samples are routed. In waveform sampling mode, one of four output sample rates can be chosen by changing Bit 5 and Bit 6 of the WAVMODE register (see Table 20). The available output sample rates are 26.0 kSPS, 13.5 kSPS, 6.5 kSPS, or 3.3 kSPS. By setting the WFSM bit in the interrupt mask register to Logic 1, the interrupt request output IRQ goes active low when a sample is available. The 24-bit waveform samples are transferred from the ADE7758 one byte (8 bits) at a time, with the most significant byte shifted out first.
WAVMODE 레지스터 WAVSEL[2:0] 비트는 전압 파형 샘플링을 위해 001(binary)로 설정되어야 한다. PHSEL[1:0] 비트는 샘플링이 추적될 상을 제어한다. 파형 샘플링 모드에서, 네개의 출력 샘플링율 중 한개는 WAVMODE 레지스터의 Bit5와 Bit6을 변경함으로써 선택할 수 있다.유효한 출력 샘플링율은 26.0kSPS, 13.5kSPS, 6.5kSPS 또는 3.3kSPS 이다. 인터럽트 마스크 레지스터의 WFSM 이 논리값 1로 설정되는 것에 의해, 샘플링이 가능할 때 인터럽트 요청 출력 nIRQ가 활성 Low 로 된다. 24비트 파형 샘플은 첫번째로 쉬프트되어 나가는 매우 중요한 바이트로 동시에 1바이트(8비트) ADE7758로부터 전송받는다.
The sign of the register is extended in the upper 8 bits. The timing is the same as for the current channels, as seen in Figure 40.
레지스터 부호는 상위 8비트에서 제공된다. 그림40에서 보여지는 것처럼, 타이밍은 전류 채널에 대한 타이밍과 동일하다.
ZERO-CROSSING DETECTIONThe ADE7758 has zero-crossing detection circuits for each of the voltage channels (VAN, VBN, and VCN). Figure 51 shows how the zero-cross signal is generated from the output of the ADC of the voltage channel.
ADE7758은 각 전압 채널(VAN, VBN, VCN)에 0교차점 검출 회로를 가지고 있다. 그림51은 어떻게 0교차점 검출 신호가 전압 채널의 ADC 출력으로부터 생성되는지를 보여주고 있다.
The zero-crossing interrupt is generated from the output of LPF1. LPF1 has a single pole at 260 Hz (CLKIN = 10 MHz). As a result, there is a phase lag between the analog input signal of the voltage channel and the output of LPF1. The phase response of this filter is shown in the Voltage Channel Sampling section. The phase lag response of LPF1 results in a time delay of approximately 1.1 ms (at 60 Hz) between the zero crossing on the voltage inputs and the resulting zero-crossing signal. Note that the zero-crossing signal is used for the line cycle accumulation mode, zero-crossing interrupt, and line period/frequency measurement.
0교차점 검출 인터럽트는 LPF1 출력으로부터 생성된다. LPF1은 260Hz(CLKIN = 10MHz 일 때) 에서 단일 극성이다. 결과적으로, 전압 채널의 아날로그 입력 신호와 LPF1의 출력 사이에서 상 지연이 생긴다. 이 필터의 상 응답은 전압 채널 샘플링 섹션에서 보여진다. LPF1의 상 지연 응답은 전압 입력에서의 0교차점 검출과 결과적인 0교차점 검출 신호 중 60Hz 에서 약 1.1ms 의 지연시간이 되게 된다. 노트 : 0교차점 검출 신호는 선형 사이클 적산 모드, 0교차점 검출 인터럽트와 선 주기/주파수 측정에 사용된다.
When one phase crosses from negative to positive, the corresponding flag in the interrupt status register (Bit 9 to Bit 11) is set to Logic 1. An active low in the IRQ output also appears if the corresponding ZX bit in the interrupt mask register is set to Logic 1. Note that only zero crossing from negative to positive generates an interrupt.
The flag in the interrupt status register is reset to 0 when the interrupt status register with reset (RSTATUS) is read. Each phase has its own interrupt flag and mask bit in the interrupt register.
하나의 상이 음수에서 양수로 교차될 때, 인터럽트 상태 레지스터의 통신 Flag (Bit9에서 Bit11까지)는 논리값 1로 설정된다. 만일 인터럽트 마스크 레지스터의 통신 ZX 비트가 논리값 1로 설정되면 nIRQ 출력이 활성 Low 값으로 나타난다. 노트 : 음수에서 양수값으로 교차될 때 0값은 인터럽트를 생성한다. 인터럽트 상태 레지스터의 flag는 인터럽트가 reset(RSTATUS)으로 읽혀질 때 0으로 초기화된다. 각 상은 인터럽트 레지스터에 각각의 인터럽트 Flag와 마스크 비트를 가지고 있다.
Zero-Crossing Timeout
Each zero-crossing detection has an associated internal timeout register (not accessible to the user). This unsigned, 16-bit register is decreased by 1 every 384/CLKIN seconds. The registers are reset to a common user-programmed value, that is, the zero-crossing timeout register (ZXTOUT[15:0], Address 0x1B), every time a zero crossing is detected on its associated input. The default value of ZXTOUT is 0xFFFF. If the internal register decrements to 0 before a zero crossing at the corresponding input is detected, it indicates an absence of a zero crossing in the time determined by the ZXTOUT[15:0]. The ZXTOx detection bit of the corresponding phase in the interrupt status register is then switched on (Bit 6 to Bit 8). An active low on the IRQ output also appears if the ZXTOx mask bit for the corresponding phase in the interrupt mask register is set to Logic 1. shows the mechanism of the zero-crossing timeout detection when the Line Voltage A stays at a fixed dc level for more than 384/CLKIN × ZXTOUT[15:0] seconds.
각각의 0교차점 검출은 조합된 내부 타임아웃 레지스터를 가지고 있다. 이 부호없는 16비트 레지스터는 매 384/CLKIN 초로 감소한다. 이 레지스터는 일반적인 사용자 프로그램값 즉, 매 시간 0교차점 검출이 0교차점 검출 타임아웃 레지스터(ZXTOUT[15:0], Address 0x1B)의 조합된 입력을 인식한다. ZXTOUT 의 기본값은 0xffff 이다. 내부 레지스터가 통신 입력이 인식될 때 0교차점 검출 전에 0으로 감소하면, 이는 ZXTOUT[15:0]에 의해 결정되는 시간 상에서 0교차점 검출이 않되었음을 뜻하는 것이다. 그런 후 인터럽트 상태 레지스터에서 통신 중인 상의 ZXTOx 인지 비트가 On(Bit6 에서 Bit8까지)되어진다. 또한 인터럽트 마스크 레지스터의 통신 상에 대한 ZXTOx 마스크가 논리값 1로 설정되면 nIRQ 출력에서 활성 0으로 표시된다. 그림52는 384/CLKIN x ZXTOUT[15:0] 초 보다 많은 고정 dc 레벨에서 선 전압 A 가 머물 때 0검출 타임아웃의 매카니즘을 보여준다.
Figure 49 shows the ADC and signal processing chain for the input VA in the voltage channel. The VB and VC channels have similar processing chains.
For active and reactive energy measurements, the output of the ADC passes to the multipliers directly and is not filtered. This solution avoids the much larger multibit multiplier and does not affect the accuracy of the measurement. An HPF is not implemented on the voltage channel to remove the dc offset because the HPF on the current channel alone should be sufficient to eliminate error due to ADC offsets in the power calculation. However, ADC offset in the voltage channels produces large errors in the voltage rms calculation and affects the accuracy of the apparent energy calculation.
그림49는 ADC와 전압 채널의 입력 VA 에 대한 신호 처리 계열을 보여준다. VB와 VC 채널은 유사한 처리 계열을 가진다. 유효와 무효 에너지 측정에 대해, ADC 의 출력은 필터링되지 않고 직접 승산기로 패스된다. 이 솔루션은 매우 큰 다중비트 승산을 막으며 측정의 정확도에 불리하게 작용하지 않는다. HPF는 전력 계산에서 ADC 옵셋에 상응하는 오차를 업애기에 충분한 단일 전류 채널 상의 HPF 때문에 전압 채널이 dc 옵셋을 제거하는 것을 수행하지 않는다. 그러나, 전압 채널의 ADC 옵셋은 전압 rms 계산에서의 큰 오차값을 만들고, 피상 에너지 계산의 정밀도에 영향을 미친다.
Voltage Channel Sampling
The waveform samples on the voltage channels can also be routed to the WFORM register. However, before passing to the WFORM register, the ADC outputs pass through a single-pole, low-pass filter (LPF1) with a cutoff frequency at 260 Hz. Figure 50 shows the magnitude and phase response of LPF1. This filter attenuates the signal slightly. For example, if the line frequency is 60 Hz, the signal at the output of LPF1 is attenuated by 3.575%. The waveform samples are 16-bit, twos complement data ranging between 0x2748 (+10,056d) and 0xD8B8 (−10,056d). The data is sign extended to 24-bit in the WFORM register.
전압 채널의 파형 샘플은 WFORM 레지스터로 추적한다. 그러나, WFORM 레지스터를 통과하기 전에, ADC 출력은 260Hz 에서 컷오프 주파수를 가지는 LPF, 단일 극성을 통과한다. 그림50은 LPF1 의 크기와 상 응답을 보여준다. 이 필터는 신호를 미약하게 약화시킨다. 예로, 만일 선형 주파수가 60Hz 라면, LPF1 출력에서 신호는 3.575% 감쇠한다. 파형 샘플은 0x2748과 0xD8B8 범위의 2의 보수 데이타 16비트값이다. 이 데이타는 WFORM 레지스터에서 24비트로 확장되어진다.
Note that LPF1 does not affect the active and reactive energy calculation because it is only used in the waveform sampling signal path. However, waveform samples are used for the voltage rms calculation and the subsequent apparent energy accumulation.
노트 : LPF1은 단지 파형 샘플링 신호선에 사용되기 때문에 유효에너지와 무효에너지 계산에 영향을 주지 않는다. 그러나, 파형 샘플은 전압 rms 계산에 사용되고, 피상에너지 적산 부분 수열에 사용된다.
The WAVSEL[2:0] bits in the WAVMODE register should be set to 001 (binary) to start the voltage waveform sampling. The PHSEL[1:0] bits control the phase from which the samples are routed. In waveform sampling mode, one of four output sample rates can be chosen by changing Bit 5 and Bit 6 of the WAVMODE register (see Table 20). The available output sample rates are 26.0 kSPS, 13.5 kSPS, 6.5 kSPS, or 3.3 kSPS. By setting the WFSM bit in the interrupt mask register to Logic 1, the interrupt request output IRQ goes active low when a sample is available. The 24-bit waveform samples are transferred from the ADE7758 one byte (8 bits) at a time, with the most significant byte shifted out first.
WAVMODE 레지스터 WAVSEL[2:0] 비트는 전압 파형 샘플링을 위해 001(binary)로 설정되어야 한다. PHSEL[1:0] 비트는 샘플링이 추적될 상을 제어한다. 파형 샘플링 모드에서, 네개의 출력 샘플링율 중 한개는 WAVMODE 레지스터의 Bit5와 Bit6을 변경함으로써 선택할 수 있다.유효한 출력 샘플링율은 26.0kSPS, 13.5kSPS, 6.5kSPS 또는 3.3kSPS 이다. 인터럽트 마스크 레지스터의 WFSM 이 논리값 1로 설정되는 것에 의해, 샘플링이 가능할 때 인터럽트 요청 출력 nIRQ가 활성 Low 로 된다. 24비트 파형 샘플은 첫번째로 쉬프트되어 나가는 매우 중요한 바이트로 동시에 1바이트(8비트) ADE7758로부터 전송받는다.
The sign of the register is extended in the upper 8 bits. The timing is the same as for the current channels, as seen in Figure 40.
레지스터 부호는 상위 8비트에서 제공된다. 그림40에서 보여지는 것처럼, 타이밍은 전류 채널에 대한 타이밍과 동일하다.
ZERO-CROSSING DETECTIONThe ADE7758 has zero-crossing detection circuits for each of the voltage channels (VAN, VBN, and VCN). Figure 51 shows how the zero-cross signal is generated from the output of the ADC of the voltage channel.
ADE7758은 각 전압 채널(VAN, VBN, VCN)에 0교차점 검출 회로를 가지고 있다. 그림51은 어떻게 0교차점 검출 신호가 전압 채널의 ADC 출력으로부터 생성되는지를 보여주고 있다.
The zero-crossing interrupt is generated from the output of LPF1. LPF1 has a single pole at 260 Hz (CLKIN = 10 MHz). As a result, there is a phase lag between the analog input signal of the voltage channel and the output of LPF1. The phase response of this filter is shown in the Voltage Channel Sampling section. The phase lag response of LPF1 results in a time delay of approximately 1.1 ms (at 60 Hz) between the zero crossing on the voltage inputs and the resulting zero-crossing signal. Note that the zero-crossing signal is used for the line cycle accumulation mode, zero-crossing interrupt, and line period/frequency measurement.
0교차점 검출 인터럽트는 LPF1 출력으로부터 생성된다. LPF1은 260Hz(CLKIN = 10MHz 일 때) 에서 단일 극성이다. 결과적으로, 전압 채널의 아날로그 입력 신호와 LPF1의 출력 사이에서 상 지연이 생긴다. 이 필터의 상 응답은 전압 채널 샘플링 섹션에서 보여진다. LPF1의 상 지연 응답은 전압 입력에서의 0교차점 검출과 결과적인 0교차점 검출 신호 중 60Hz 에서 약 1.1ms 의 지연시간이 되게 된다. 노트 : 0교차점 검출 신호는 선형 사이클 적산 모드, 0교차점 검출 인터럽트와 선 주기/주파수 측정에 사용된다.
When one phase crosses from negative to positive, the corresponding flag in the interrupt status register (Bit 9 to Bit 11) is set to Logic 1. An active low in the IRQ output also appears if the corresponding ZX bit in the interrupt mask register is set to Logic 1. Note that only zero crossing from negative to positive generates an interrupt.
The flag in the interrupt status register is reset to 0 when the interrupt status register with reset (RSTATUS) is read. Each phase has its own interrupt flag and mask bit in the interrupt register.
하나의 상이 음수에서 양수로 교차될 때, 인터럽트 상태 레지스터의 통신 Flag (Bit9에서 Bit11까지)는 논리값 1로 설정된다. 만일 인터럽트 마스크 레지스터의 통신 ZX 비트가 논리값 1로 설정되면 nIRQ 출력이 활성 Low 값으로 나타난다. 노트 : 음수에서 양수값으로 교차될 때 0값은 인터럽트를 생성한다. 인터럽트 상태 레지스터의 flag는 인터럽트가 reset(RSTATUS)으로 읽혀질 때 0으로 초기화된다. 각 상은 인터럽트 레지스터에 각각의 인터럽트 Flag와 마스크 비트를 가지고 있다.
Zero-Crossing Timeout
Each zero-crossing detection has an associated internal timeout register (not accessible to the user). This unsigned, 16-bit register is decreased by 1 every 384/CLKIN seconds. The registers are reset to a common user-programmed value, that is, the zero-crossing timeout register (ZXTOUT[15:0], Address 0x1B), every time a zero crossing is detected on its associated input. The default value of ZXTOUT is 0xFFFF. If the internal register decrements to 0 before a zero crossing at the corresponding input is detected, it indicates an absence of a zero crossing in the time determined by the ZXTOUT[15:0]. The ZXTOx detection bit of the corresponding phase in the interrupt status register is then switched on (Bit 6 to Bit 8). An active low on the IRQ output also appears if the ZXTOx mask bit for the corresponding phase in the interrupt mask register is set to Logic 1. shows the mechanism of the zero-crossing timeout detection when the Line Voltage A stays at a fixed dc level for more than 384/CLKIN × ZXTOUT[15:0] seconds.
각각의 0교차점 검출은 조합된 내부 타임아웃 레지스터를 가지고 있다. 이 부호없는 16비트 레지스터는 매 384/CLKIN 초로 감소한다. 이 레지스터는 일반적인 사용자 프로그램값 즉, 매 시간 0교차점 검출이 0교차점 검출 타임아웃 레지스터(ZXTOUT[15:0], Address 0x1B)의 조합된 입력을 인식한다. ZXTOUT 의 기본값은 0xffff 이다. 내부 레지스터가 통신 입력이 인식될 때 0교차점 검출 전에 0으로 감소하면, 이는 ZXTOUT[15:0]에 의해 결정되는 시간 상에서 0교차점 검출이 않되었음을 뜻하는 것이다. 그런 후 인터럽트 상태 레지스터에서 통신 중인 상의 ZXTOx 인지 비트가 On(Bit6 에서 Bit8까지)되어진다. 또한 인터럽트 마스크 레지스터의 통신 상에 대한 ZXTOx 마스크가 논리값 1로 설정되면 nIRQ 출력에서 활성 0으로 표시된다. 그림52는 384/CLKIN x ZXTOUT[15:0] 초 보다 많은 고정 dc 레벨에서 선 전압 A 가 머물 때 0검출 타임아웃의 매카니즘을 보여준다.
댓글