CURRENT CHANNEL ADC
Figure 41 shows the ADC and signal processing path for the input IA of the current channels (same for IB and IC). In waveform sampling mode, the ADC outputs are signed twos complement 24-bit data-words at a maximum of 26.0 kSPS (thousand samples per second). With the specified full-scale analog input signal of ±0.5 V, the ADC produces its maximum output code value (see Figure 41). This diagram shows a full-scale voltage signal being applied to the differential inputs IAP and IAN. The ADC output swings between 0xD7AE14 (−2,642,412) and 0x2851EC (+2,642,412).
그림41은 전류 채널의 IA 입력에 대한 ADC와 신호 처리선을 보여준다. 파형 샘플링 모드에서, ADC 출력값은 26.0kSPS 최대값에서 부호있는 이의 보수 24비트 데이타 워드값이다. 명시된 +-0.5V 최대 축척 아날로그 입력 신호를 가진 ADC 는 최대 출력 코드값을 제공한다. 이 도표는 미분 입력 IAP와 IAN 에서 공급된 최대 축척 전압 신호값을 보여준다. ADC 출력은 0xD7AE14와 0x2851EC 사이값을 가진다.
Current Waveform Gain Registers
There is a multiplier in the signal path in the current channel for each phase. The current waveform can be changed by ±50% by writing a twos complement number to the 12-bit signed current waveform gain registers (AIGAIN[11:0], BIGAIN[11:0], and CIGAIN[11:0]). For example, if 0x7FF is written to those registers, the ADC output is scaled up by +50%. To scale the input by –50%, write 0x800 to the registers. Equation 2 describes mathematically the function of the current waveform gain registers.
각 상에 대한 전류 채널의 신호선에는 승산기가 있다. 전류 파형은 ±50%로 변경될 수 있으며, 12비트 부호값으로된 전류 파형 이득값 레지스터에 2의 보수 개수가 써져 변경될 수 있다. 예로, 그 레지스터에 0x7ff 값이 써졌다면, ADC 출력값은 +50%로 측정된다. -50%로 측정되게 하려면 레지스테에 0x800 이 써져야 한다. 아래 수식2 는 전류 파형 이득값 레지스터의 함수를 수학적으로 표현한 것이다.
Changing the content of AIGAIN[11:0], BIGAIN[11:0], or CIGAIN[11:0] affects all calculations based on its current; that is, it affects the phase’s active/reactive/apparent energy as well as
its current rms calculation. In addition, waveform samples are also scaled accordingly. IGAIN should not be used when using Mode 0 of CONSEL, COMPMODE[1:0].
AIGAIN, BIGAIN 또는 CIGAIN 값을 변경하는 것은 이 전류값을 기반으로 한 모든 계산에 영향을 미친다. 즉 이것은 전류 RMS 값과 더불어 상의 유효/무효/피상 에너지에 영향을 미친다. 또한 파형은 이 축척값에 따라 샘플링되어진다. IGAIN 은 CONSEL의 Mode0, COMPMODE[1:0]을 사용할 때는 사용되지 않는다.
Current Channel Sampling
The waveform samples of the current channel can be routed to the WFORM register at fixed sampling rates by setting the WAVSEL[2:0] bit in the WAVMODE register to 000 (binary) (see Table 20). The phase in which the samples are routed is set by setting the PHSEL[1:0] bits in the WAVMODE register. Energy calculation remains uninterrupted during waveform sampling.
전류 채널의 파형 샘플링은 WAVEMODE 레지스터가 000일 때 WAVSEL[2:0] 비트의 설정으로 고정된 샘플링율에서 WFORM 레지스터를 추적할 수 있게 된다. 추적된 샘플링 파형에서의 상은 WAVMODE 레지스터내의 PHSEL[1:0]값의 설정으로 선택된다. 에너지 계산값은 파형 샘플링동안 중단되지 않고 잔존한다.
When in waveform sample mode, one of four output sample rates can be chosen by using Bit 5 and Bit 6 of the WAVMODE register (DTRT[1:0]). The output sample rate can be 26.04 kSPS, 13.02 kSPS, 6.51 kSPS, or 3.25 kSPS. By setting the WFSM bit in the interrupt mask register to Logic 1, the interrupt request output IRQ goes active low when a sample is available. The timing is shown in . The 24-bit waveform samples are transferred from the ADE7758 one byte (8-bits) at a time, with the most significant byte shifted out first.
파형 샘플링 모드에서 네개의 출력 샘플링율 중 하나는 WAVMODE 레지스터(DTRT[1:0])의 Bit5와 Bit6을 이용하여 선택될 수 있다. 출력 샘플링율은 26.04kSPS, 13.02kSPS, 6.51kSPS 또는 3.25kSPS로 설정될 수 있다. Logic1에서 인터럽트 마스크 레지스터내의 WFSM 비트 설정에 의해, 인터럽트는 출력 nIRQ 가 샘플링이 가능할 때 Low 에서 작동하도록 요청한다. 타이밍은 그림40에서 보여진다. 24비트 파형 샘플은 첫번째로 쉬프트되어 나가는 매우 중요한 바이트로 동시에 1바이트(8비트) ADE7758로부터 전송받는다.
The interrupt request output IRQ stays low until the interrupt routine reads the reset status register (see the Interrupts section).
인터럽트 출력 nIRQ는 인터럽트 루틴이 리셋 상태 레지터를 읽을 때 까지 Low 를 유지한다. (인터럽트 섹션을 보시오)
di/dt CURRENT SENSOR AND DIGITAL INTEGRATOR
The di/dt sensor detects changes in the magnetic field caused by the ac current. Figure 42 shows the principle of a di/dt current sensor.
di/dt 센서는 ac 전류에 의해 생성되는 자기장의 변화를 감지한다. 그림42는 di/dt 전류 센서의 원리를 보여준다.
The flux density of a magnetic field induced by a current is directly proportional to the magnitude of the current. The changes in the magnetic flux density passing through a conductor loop generate an electromotive force (EMF) between the two ends of the loop. The EMF is a voltage signal that is propor-tional to the di/dt of the current. The voltage output from the di/dt current sensor is determined by the mutual inductance between the current carrying conductor and the di/dt sensor.
자기장의 유동 밀도는 전류의 양에 직접적으로 비례하는 전류에 의해 유도된다. 도선 루프를 통과한 자기장 유동 밀도 변화는 루프의 양끝 사이에 EMF(기전력)을 생성한다. 이 기전력은 전류의 di/dt 에 비례하는 전압 신호이다. 이 전압은 전류 이동 도체 과 di/dt 센서 사이의 상호 유도작용에 의해 결정되는 di/dt 센서로부터 출력된다.
The current signal needs to be recovered from the di/dt signal before it can be used. An integrator is therefore necessary to restore the signal to its original form. The ADE7758 has a built-in digital integrator to recover the current signal from the di/dt sensor. The digital integrator on Channel 1 is disabled by default when the ADE7758 is powered up. Setting the MSB of the GAIN[7:0] register turns on the integrator. Figure 43 to Figure 46 show the magnitude and phase response of the digital integrator.
전류 신호는 이것이 사용되기 전에 di/dt 신호로부터 복원되는 것이 필요하다. 따라서, 적분기는 신호가 이것의 원형으로 복원될 필요성이 있다. ADE7758은 di/dt 센서로부터 전류 신호를 복원할 디지털 적산기를 내장하고 있다. 채널 1의 디지털 적산기는 ADE7758이 기동할 때 기본값으로 사용불가가 된다. GAIN[7:0] 레지스터의 MSB 를 설정하는 것으로 적산기를 작동시킬 수 있다. 그림43 에서 그림46까지는 디지털 적산기의 크기와 상 응답을 보여준다.
Note that the integrator has a −20 dB/dec attenuation and approximately −90° phase shift. When combined with a di/dt sensor, the resulting magnitude and phase response should be a flat gain over the frequency band of interest. However, the di/dt sensor has a 20 dB/dec gain associated with it and generates significant high frequency noise. A more effective antialiasing filter is needed to avoid noise due to aliasing (see the Theory of Operation section).
노트: 적분기는 -20dB/dec 의 감쇠와 약 -90도의 상 변위를 가진다. di/dt 센서와 결합했을 때, 결과적인 크기와 상 응답은 중요한 주파수 대역 이상의 수평 이득값이어야 한다. 그러나, di/dt 센서는 이것과 결합된 20dB/dec 이득값을 가지며 주목할 만한 고주파 노이즈를 생성한다. 더 많은 효과적인 안티앨리아싱 필터는 앨리아싱에 상응하는 노이즈를 막기위해 필요하다.
When the digital integrator is switched off, the ADE7758 can be used directly with a conventional current sensor, such as a current transformer (CT) or a low resistance current shunt.
디지털 적분기가 꺼졌을 때, ADE7758 은 변류기(CT) 또는 낮은 저항 전류 분로와 같은 전통적인 전류 센서 직접 사용될 수 있다.
PEAK CURRENT DETECTION
The ADE7758 can be programmed to record the peak of the current waveform and produce an interrupt if the current exceeds a preset limit.
ADE7758 은 전류 파형의 피크를 기록하고 전류값이 미리 설정된 한계값을 초과했을 때 인터럽트를 발생시키기 위해 프로그램될 수 있다.
Peak Current Detection Using the PEAK Register
The peak absolute value of the current waveform within a fixed number of half-line cycles is stored in the IPEAK register. Figure 47 illustrates the timing behavior of the peak current detection.
반-선형 사이클 고정 개수 내의 전류 파형의 피크 절대값은 IPEAK 레지스터에 저장되어있다. 그림47은 피크 전류 검출에 대한 타이밍 상태를 표현한 것이다.
Note that the content of the IPEAK register is equivalent to Bit 14 to Bit 21 of the current waveform sample. At full-scale analog input, the current waveform sample is 0x2851EC. The IPEAK at full-scale input is therefore expected to be 0xA1.
노트 : IPEAK 레지스터의 내용은 전류 파형 샘플의 Bit14부터 Bit21까지와 같다. 최대 축척 아날로그 입력에서, 전류 파형 샘플은 0x2851EC 이다. 따라서, 최대 축척 입력에서 IPEAK 는 0xA1 로 요구되어진다.
In addition, multiple phases can be activated for the peak detection simultaneously by setting more than one of the PEAKSEL[2:4] bits in the MMODE register to logic high. These bits select the phase for both voltage and current peak
measurements. Note that if more than one bit is set, the VPEAK and IPEAK registers can hold values from two different phases, that is, the voltage and current peak are independently processed (see the Peak Current Detection section).
더불어, 다수 상에 대해서는 MMODE 레지스터의 PEAKSEL[2:4]의 비트 중 한 개 이상을 논리값 High 설정에 의해 동시에 피크 검출할 상들을 활성화할 수 있다. 이 비트들은 전압, 전류 두 개 모두의 피크 측정에 대한 상을 선택한다. 노트 : 하나 이상의 비트가 설정되면 VPEAK와 IPEAK 레지스터는 전압과 전류 피크가 독립적으로 처리되는 개별 상으로부터 읽혀진 값을 유지할 수 있다.
Note that the number of half-line cycles is based on counting the zero crossing of the voltage channel. The ZXSEL[2:0] bits in the LCYCMODE register determine which voltage channels are used for the zero-crossing detection. The same signal is also used for line cycle energy accumulation mode if activated (see the Line Cycle Accumulation Mode Register (0x17) section).
노트 : 반-선형 사이클의 개수는 전압 채널이 0이되는 계수를 근거로 한다. LCYCMODE 레지스터의 ZXSEL[2:0] 비트는 0계수 검출에 사용되는 전압 채널을 결정한다. 동일 신호는 레지스터 비트가 활성화되면 선 사이클 에너지 적산 모드에도 사용된다.
OVERCURRENT DETECTION INTERRUPT
Figure 48 illustrates the behavior of the overcurrent detection.
그림48은 과전류 검출 상태를 표현한 것이다.
Note that the content of the IPINTLVL[7:0] register is equivalent to Bit 14 to Bit 21 of the current waveform sample. Therefore, setting this register to 0xA1 represents putting peak detection at full-scale analog input. Figure 48 shows a current exceeding a threshold. The overcurrent event is recorded by setting the PKI flag (Bit 15) in the interrupt status register. If the PKI enable bit is set to Logic 1 in the interrupt mask register, the IRQ logic output goes active low (see the Interrupts section).
노트 : IPINTLVL[7:0] 레지스터의 내용은 전류 파형 샘플의 Bit14 에서 Bit21 까지와 동일하다. 따라서, 이 레지스터가 0xA1으로 설정되는 것은 최대 축척 아날로그 입력에서 피크 검출이 되었음을 나타낸 것이다. 그림48은 스레솔드를 넘은 전류를 보여준다. 과전류 이벤트는 인터럽트 상태 레지스터의 PKI 플레그(bit15)를 설정함으로 기록되어진다. PKI 활성화 비트가 인터럽트 마스크 레지스터에서 논리값 1로 설정되면, nIRQ 논리 활성화값 Low 를 출력한다.
Similar to peak level detection, multiple phases can be activated for peak detection. If any of the active phases produce waveform samples above the threshold, the PKI flag in the interrupt status register is set. The phase of which overcurrent is monitored is set by the PKIRQSEL[2:0] bits in the MMODE register (see Table 19).
피크레벨 검출과 유사하게, 다수 상에 대해서도 피크 검출을 활성화되어질 수 있다. 만일 어떤 활성화된 상이 스레솔드를 상회하는 파형 샘플을 만들게 되면, 인터럽트 상태 레지스터의 PKI flag 가 세트된다. 모니터링되는 과전류 상은 MMODE 레지스터의 PKIRQSEL[2:0] 비트에 의해 설정된다.
Figure 41 shows the ADC and signal processing path for the input IA of the current channels (same for IB and IC). In waveform sampling mode, the ADC outputs are signed twos complement 24-bit data-words at a maximum of 26.0 kSPS (thousand samples per second). With the specified full-scale analog input signal of ±0.5 V, the ADC produces its maximum output code value (see Figure 41). This diagram shows a full-scale voltage signal being applied to the differential inputs IAP and IAN. The ADC output swings between 0xD7AE14 (−2,642,412) and 0x2851EC (+2,642,412).
그림41은 전류 채널의 IA 입력에 대한 ADC와 신호 처리선을 보여준다. 파형 샘플링 모드에서, ADC 출력값은 26.0kSPS 최대값에서 부호있는 이의 보수 24비트 데이타 워드값이다. 명시된 +-0.5V 최대 축척 아날로그 입력 신호를 가진 ADC 는 최대 출력 코드값을 제공한다. 이 도표는 미분 입력 IAP와 IAN 에서 공급된 최대 축척 전압 신호값을 보여준다. ADC 출력은 0xD7AE14와 0x2851EC 사이값을 가진다.
Current Waveform Gain Registers
There is a multiplier in the signal path in the current channel for each phase. The current waveform can be changed by ±50% by writing a twos complement number to the 12-bit signed current waveform gain registers (AIGAIN[11:0], BIGAIN[11:0], and CIGAIN[11:0]). For example, if 0x7FF is written to those registers, the ADC output is scaled up by +50%. To scale the input by –50%, write 0x800 to the registers. Equation 2 describes mathematically the function of the current waveform gain registers.
각 상에 대한 전류 채널의 신호선에는 승산기가 있다. 전류 파형은 ±50%로 변경될 수 있으며, 12비트 부호값으로된 전류 파형 이득값 레지스터에 2의 보수 개수가 써져 변경될 수 있다. 예로, 그 레지스터에 0x7ff 값이 써졌다면, ADC 출력값은 +50%로 측정된다. -50%로 측정되게 하려면 레지스테에 0x800 이 써져야 한다. 아래 수식2 는 전류 파형 이득값 레지스터의 함수를 수학적으로 표현한 것이다.
Changing the content of AIGAIN[11:0], BIGAIN[11:0], or CIGAIN[11:0] affects all calculations based on its current; that is, it affects the phase’s active/reactive/apparent energy as well as
its current rms calculation. In addition, waveform samples are also scaled accordingly. IGAIN should not be used when using Mode 0 of CONSEL, COMPMODE[1:0].
AIGAIN, BIGAIN 또는 CIGAIN 값을 변경하는 것은 이 전류값을 기반으로 한 모든 계산에 영향을 미친다. 즉 이것은 전류 RMS 값과 더불어 상의 유효/무효/피상 에너지에 영향을 미친다. 또한 파형은 이 축척값에 따라 샘플링되어진다. IGAIN 은 CONSEL의 Mode0, COMPMODE[1:0]을 사용할 때는 사용되지 않는다.
Current Channel Sampling
The waveform samples of the current channel can be routed to the WFORM register at fixed sampling rates by setting the WAVSEL[2:0] bit in the WAVMODE register to 000 (binary) (see Table 20). The phase in which the samples are routed is set by setting the PHSEL[1:0] bits in the WAVMODE register. Energy calculation remains uninterrupted during waveform sampling.
전류 채널의 파형 샘플링은 WAVEMODE 레지스터가 000일 때 WAVSEL[2:0] 비트의 설정으로 고정된 샘플링율에서 WFORM 레지스터를 추적할 수 있게 된다. 추적된 샘플링 파형에서의 상은 WAVMODE 레지스터내의 PHSEL[1:0]값의 설정으로 선택된다. 에너지 계산값은 파형 샘플링동안 중단되지 않고 잔존한다.
When in waveform sample mode, one of four output sample rates can be chosen by using Bit 5 and Bit 6 of the WAVMODE register (DTRT[1:0]). The output sample rate can be 26.04 kSPS, 13.02 kSPS, 6.51 kSPS, or 3.25 kSPS. By setting the WFSM bit in the interrupt mask register to Logic 1, the interrupt request output IRQ goes active low when a sample is available. The timing is shown in . The 24-bit waveform samples are transferred from the ADE7758 one byte (8-bits) at a time, with the most significant byte shifted out first.
파형 샘플링 모드에서 네개의 출력 샘플링율 중 하나는 WAVMODE 레지스터(DTRT[1:0])의 Bit5와 Bit6을 이용하여 선택될 수 있다. 출력 샘플링율은 26.04kSPS, 13.02kSPS, 6.51kSPS 또는 3.25kSPS로 설정될 수 있다. Logic1에서 인터럽트 마스크 레지스터내의 WFSM 비트 설정에 의해, 인터럽트는 출력 nIRQ 가 샘플링이 가능할 때 Low 에서 작동하도록 요청한다. 타이밍은 그림40에서 보여진다. 24비트 파형 샘플은 첫번째로 쉬프트되어 나가는 매우 중요한 바이트로 동시에 1바이트(8비트) ADE7758로부터 전송받는다.
The interrupt request output IRQ stays low until the interrupt routine reads the reset status register (see the Interrupts section).
인터럽트 출력 nIRQ는 인터럽트 루틴이 리셋 상태 레지터를 읽을 때 까지 Low 를 유지한다. (인터럽트 섹션을 보시오)
di/dt CURRENT SENSOR AND DIGITAL INTEGRATOR
The di/dt sensor detects changes in the magnetic field caused by the ac current. Figure 42 shows the principle of a di/dt current sensor.
di/dt 센서는 ac 전류에 의해 생성되는 자기장의 변화를 감지한다. 그림42는 di/dt 전류 센서의 원리를 보여준다.
The flux density of a magnetic field induced by a current is directly proportional to the magnitude of the current. The changes in the magnetic flux density passing through a conductor loop generate an electromotive force (EMF) between the two ends of the loop. The EMF is a voltage signal that is propor-tional to the di/dt of the current. The voltage output from the di/dt current sensor is determined by the mutual inductance between the current carrying conductor and the di/dt sensor.
자기장의 유동 밀도는 전류의 양에 직접적으로 비례하는 전류에 의해 유도된다. 도선 루프를 통과한 자기장 유동 밀도 변화는 루프의 양끝 사이에 EMF(기전력)을 생성한다. 이 기전력은 전류의 di/dt 에 비례하는 전압 신호이다. 이 전압은 전류 이동 도체 과 di/dt 센서 사이의 상호 유도작용에 의해 결정되는 di/dt 센서로부터 출력된다.
The current signal needs to be recovered from the di/dt signal before it can be used. An integrator is therefore necessary to restore the signal to its original form. The ADE7758 has a built-in digital integrator to recover the current signal from the di/dt sensor. The digital integrator on Channel 1 is disabled by default when the ADE7758 is powered up. Setting the MSB of the GAIN[7:0] register turns on the integrator. Figure 43 to Figure 46 show the magnitude and phase response of the digital integrator.
전류 신호는 이것이 사용되기 전에 di/dt 신호로부터 복원되는 것이 필요하다. 따라서, 적분기는 신호가 이것의 원형으로 복원될 필요성이 있다. ADE7758은 di/dt 센서로부터 전류 신호를 복원할 디지털 적산기를 내장하고 있다. 채널 1의 디지털 적산기는 ADE7758이 기동할 때 기본값으로 사용불가가 된다. GAIN[7:0] 레지스터의 MSB 를 설정하는 것으로 적산기를 작동시킬 수 있다. 그림43 에서 그림46까지는 디지털 적산기의 크기와 상 응답을 보여준다.
Note that the integrator has a −20 dB/dec attenuation and approximately −90° phase shift. When combined with a di/dt sensor, the resulting magnitude and phase response should be a flat gain over the frequency band of interest. However, the di/dt sensor has a 20 dB/dec gain associated with it and generates significant high frequency noise. A more effective antialiasing filter is needed to avoid noise due to aliasing (see the Theory of Operation section).
노트: 적분기는 -20dB/dec 의 감쇠와 약 -90도의 상 변위를 가진다. di/dt 센서와 결합했을 때, 결과적인 크기와 상 응답은 중요한 주파수 대역 이상의 수평 이득값이어야 한다. 그러나, di/dt 센서는 이것과 결합된 20dB/dec 이득값을 가지며 주목할 만한 고주파 노이즈를 생성한다. 더 많은 효과적인 안티앨리아싱 필터는 앨리아싱에 상응하는 노이즈를 막기위해 필요하다.
When the digital integrator is switched off, the ADE7758 can be used directly with a conventional current sensor, such as a current transformer (CT) or a low resistance current shunt.
디지털 적분기가 꺼졌을 때, ADE7758 은 변류기(CT) 또는 낮은 저항 전류 분로와 같은 전통적인 전류 센서 직접 사용될 수 있다.
PEAK CURRENT DETECTION
The ADE7758 can be programmed to record the peak of the current waveform and produce an interrupt if the current exceeds a preset limit.
ADE7758 은 전류 파형의 피크를 기록하고 전류값이 미리 설정된 한계값을 초과했을 때 인터럽트를 발생시키기 위해 프로그램될 수 있다.
Peak Current Detection Using the PEAK Register
The peak absolute value of the current waveform within a fixed number of half-line cycles is stored in the IPEAK register. Figure 47 illustrates the timing behavior of the peak current detection.
반-선형 사이클 고정 개수 내의 전류 파형의 피크 절대값은 IPEAK 레지스터에 저장되어있다. 그림47은 피크 전류 검출에 대한 타이밍 상태를 표현한 것이다.
Note that the content of the IPEAK register is equivalent to Bit 14 to Bit 21 of the current waveform sample. At full-scale analog input, the current waveform sample is 0x2851EC. The IPEAK at full-scale input is therefore expected to be 0xA1.
노트 : IPEAK 레지스터의 내용은 전류 파형 샘플의 Bit14부터 Bit21까지와 같다. 최대 축척 아날로그 입력에서, 전류 파형 샘플은 0x2851EC 이다. 따라서, 최대 축척 입력에서 IPEAK 는 0xA1 로 요구되어진다.
In addition, multiple phases can be activated for the peak detection simultaneously by setting more than one of the PEAKSEL[2:4] bits in the MMODE register to logic high. These bits select the phase for both voltage and current peak
measurements. Note that if more than one bit is set, the VPEAK and IPEAK registers can hold values from two different phases, that is, the voltage and current peak are independently processed (see the Peak Current Detection section).
더불어, 다수 상에 대해서는 MMODE 레지스터의 PEAKSEL[2:4]의 비트 중 한 개 이상을 논리값 High 설정에 의해 동시에 피크 검출할 상들을 활성화할 수 있다. 이 비트들은 전압, 전류 두 개 모두의 피크 측정에 대한 상을 선택한다. 노트 : 하나 이상의 비트가 설정되면 VPEAK와 IPEAK 레지스터는 전압과 전류 피크가 독립적으로 처리되는 개별 상으로부터 읽혀진 값을 유지할 수 있다.
Note that the number of half-line cycles is based on counting the zero crossing of the voltage channel. The ZXSEL[2:0] bits in the LCYCMODE register determine which voltage channels are used for the zero-crossing detection. The same signal is also used for line cycle energy accumulation mode if activated (see the Line Cycle Accumulation Mode Register (0x17) section).
노트 : 반-선형 사이클의 개수는 전압 채널이 0이되는 계수를 근거로 한다. LCYCMODE 레지스터의 ZXSEL[2:0] 비트는 0계수 검출에 사용되는 전압 채널을 결정한다. 동일 신호는 레지스터 비트가 활성화되면 선 사이클 에너지 적산 모드에도 사용된다.
OVERCURRENT DETECTION INTERRUPT
Figure 48 illustrates the behavior of the overcurrent detection.
그림48은 과전류 검출 상태를 표현한 것이다.
Note that the content of the IPINTLVL[7:0] register is equivalent to Bit 14 to Bit 21 of the current waveform sample. Therefore, setting this register to 0xA1 represents putting peak detection at full-scale analog input. Figure 48 shows a current exceeding a threshold. The overcurrent event is recorded by setting the PKI flag (Bit 15) in the interrupt status register. If the PKI enable bit is set to Logic 1 in the interrupt mask register, the IRQ logic output goes active low (see the Interrupts section).
노트 : IPINTLVL[7:0] 레지스터의 내용은 전류 파형 샘플의 Bit14 에서 Bit21 까지와 동일하다. 따라서, 이 레지스터가 0xA1으로 설정되는 것은 최대 축척 아날로그 입력에서 피크 검출이 되었음을 나타낸 것이다. 그림48은 스레솔드를 넘은 전류를 보여준다. 과전류 이벤트는 인터럽트 상태 레지스터의 PKI 플레그(bit15)를 설정함으로 기록되어진다. PKI 활성화 비트가 인터럽트 마스크 레지스터에서 논리값 1로 설정되면, nIRQ 논리 활성화값 Low 를 출력한다.
Similar to peak level detection, multiple phases can be activated for peak detection. If any of the active phases produce waveform samples above the threshold, the PKI flag in the interrupt status register is set. The phase of which overcurrent is monitored is set by the PKIRQSEL[2:0] bits in the MMODE register (see Table 19).
피크레벨 검출과 유사하게, 다수 상에 대해서도 피크 검출을 활성화되어질 수 있다. 만일 어떤 활성화된 상이 스레솔드를 상회하는 파형 샘플을 만들게 되면, 인터럽트 상태 레지스터의 PKI flag 가 세트된다. 모니터링되는 과전류 상은 MMODE 레지스터의 PKIRQSEL[2:0] 비트에 의해 설정된다.
댓글
panels. For the most effective SEARCH ENGINE OPTIMIZATION software package to
get worthy in the identify, you may want to see the keyword targeted visitors estimates from the search
engines you might be targeting, as well as the volume of level
of competition for that expression. They are one
of the best companies who will actually train you in the skills
you need to understand and know how to manipulate.
Stop by my page :: http://proimblogger.com/article-builder-review/